با توجه به نقش اصلی گیت های XNOR-XOR و با توجه به این که مدارهای بلوک های ساختاری، پایه مدارهای محاسباتی بسیاری، از جمله ضرب کننده ها، تمام جمع کننده ها، مقایسه گرها و دیگر مدارها هستند، روش های جدید برای این مدارها به منظور بهبود دادن سرعت و توان پیشنهاد شده است. با کاهش مقیاس به فناوری زیرمیکرون (Deep Submicron) امنیت نویز یک پارامتر هم اهمیت با توان، سرعت و فضا شده است. در این مقاله عملکرد مدارات XOR-XNOR گوناگونی مقایسه شده و یک گیت XOR-XNOR توان پایین و مقاوم در برابر نویز با 10 ترانزیستور طراحی و ارائه شده است. در پدافند غیرعامل مقاومت در برابر اختلال های الکترومغناطیسی که به صورت نویز در مدارهای الکترونیکی ظاهر می شود، بسیار حائز اهمیت است. بنابراین افزایش مقاومت در برابر نویز به محافظت مدارها در مقابله با اختلال های الکترومغناطیسی کمک خواهد کرد. نتیجه های شبیه سازی در فناوری0.18 (mm)  در نرم افزار HSPICE و در تمام رنج ولتاژهای تغذیه از 0.6 (V) تا 3.3 (V) نشان می دهد که مدار پیشنهادی توان مصرفی پایین تر، (PDP) بهتر و مصونیت نویز مناسبی نسبت به آخرین مدارهای XOR-XNOR گزارش شده را داراست.

ممریستور به عنوان عنصر اساسی حافظه های اصلی یا پنهان SRAM و DRAM، می تواند به صورت موثری زمان راه اندازی و توان مصرفی مدارها را کاهش دهد. غیر فرار بودن، چگالی بالای مدار نهایی و کاهش حاصل ضرب تاخیر در توان مصرفی (PDP) از حقایق قابل توجه مدارهای ممریستوری است که منجر به پیشنهاد سلول حافظه شامل چهار ترانزیستور و دو ممریستور (4T2M) در این مقاله شده است. به منظور شبیه سازی سلول حافظه پیشنهادی، طول ممریستورها 10 نانومتر و مقاومت حالت های روشن و خاموش آنها به ترتیب 250 اهم و 10 کیلو اهم انتخاب شده است. همچنین، ترانزیستورهای MOS سلول نیز توسط مدل CMOS PTM 32 نانومتر شبیه سازی شده اند. شبیه سازی در نرم افزار اچ-اسپایس و با تغذیه یک ولت و مقایسه آن با دو سلول شش ترانزیستوری متعارف (6T) و دو ترانزیستوری-دو ممریستوری (2T2M) نشان می دهد که استفاده از ممریستور سبب غیر فرار شدن سلول حافظه پیشنهادی و سلول 2T2M در زمان قطع ولتاژ تغذیه شده است، ضمن آن که مصرف توان مدار پیشنهادی نسبت به مدار 6T و 2T2M به ترتیب 8/99 درصد و 2/57 درصد کاهش یافته و حاصل ضرب متوسط تاخیر در توان نیز به ترتیب 4/99 درصد و 7/26 درصد بهبود یافته است؛ هرچند تاخیر نوشتن این سلول و سلول 2T2Mنسبت به سلول 6T به ترتیب 400 درصد و 218 درصد افزایش یافته است.

کارآیی روش های بهینه سازی چندهدفه به خصوص روش های مبتنی بر هوش جمعی سبب شده است پژوهشگران به منظور حل مسائل پیچیده مهندسی با اهداف چندگانه متناقض به صورت چشمگیری به استفاده از این روش ها گرایش پیدا کنند. این مقاله با هدف ارزیابی عملکرد گونه های جدید و قدرتمند روش های ابتکاری چندهدفه مبتنی بر هوش جمعی (شامل نسخه های چندهدفه الگوریتم های MOPSO، MOGWO، NSGSA، MOGOA، MOIPO، MOMIPO و MOALO)، از آنها برای طراحی بهینه یک فلیپ فلاپ مبتنی بر تقویت کننده حسی (SAFF) با استفاده از تکنولوژی COMS18/0 میکرومتر بهره گرفته است. در این مقاله، مقادیر پهنای کانال ترانزیستورهای مدار به عنوان متغیرهای طراحی و مقادیر توان متوسط کل و تاخیر به عنوان مقادیر برازندگی دو تابع هدف در قالب مسئله بهینه سازی چندهدفه با استفاده از الگوریتم های بهینه سازی هوشمند مبتنی بر هوش جمعی برای دستیابی به مقادیر مطلوب حاصل ضرب توان-تاخیر ((PDP)) تخمین و بهینه سازی می شوند. با مقایسه نتایج به دست آمده برای کلیه روش های بهینه سازی چندهدفه بالا، روش MOGOA از عملکرد بهتری برخوردار بود؛ به طوری که این روش توانست در شاخص های آماری برازندگی ها و معیارهای سنجش روش های بهینه سازی چندهدفه نسبت به سایر روش ها کارکرد بسیار مطلوبی را نشان دهد. همچنین، با به کارگیری روش MOGOA توان متوسط 24 میکرووات، تاخیر 4/95 پیکوثانیه و (PDP) 29/2 فمتوژول به دست آمد که بیان کننده مصالحه ای مطلوب میان مقادیر توان و تاخیر است.

در این مقاله، استفاده از ترانزیستورهای DTMOS به جای ترانزیستورهای ماسفت در یک سلول حافظه CAM سه ارزشی مبتنی بر ممریستور(MTCAM) پیشنهاد می شود. همچنین، تاثیر به کارگیری سه روش بایاس مستقیم بدنه در ترانزیستورهای DTMOS بر عملکرد سلول MTCAM در وضعیت نوشتن بررسی می شود. روش های بایاس بدنه عبارتند از: اتصال مستقیم گیت و بدنه (DT1)، اتصال مستقیم درین و بدنه (DT2) و اتصال گیت و بدنه با منبع ولتاژ 1/0 ولت (DT3). نتایج شبیه سازی سلول های MTCAM مبتنی بر DTMOS در مقایسه با سلول MTCAM مبتنی بر ماسفت نشان می دهد روش DT1 باعث بهبود توان مصرفی کل و حاصل ضرب توان و تاخیر ((PDP)) به ترتیب به میزان %86 و %42 اما افزایش تاخیر به میزان %30 می شود، روش DT2 باعث بهبود توان مصرفی کل و (PDP) به ترتیب به میزان %87 و %60 اما افزایش تاخیر به میزان %20 می شود و روش DT3 باعث بهبود توان مصرفی کل و (PDP) به ترتیب به میزان %89 و 74% اما افزایش تاخیر به میزان %14 می شود. بنابراین، سلول DT3-MTCAM کمترین توان مصرفی و تاخیر را دارد و برای کاربردهای توان پایین مناسب تر است. شبیه سازی ها در فرکانس 40 مگاهرتز و تکنولوژی 180 نانومتر CMOS انجام شده است.

در این مقاله پیاده سازی جدیدی برای سلول پایه مقایسه گر موجی بر اساس تکنیک GDI ارایه می شود. سلول پایه ارایه شده با توان مصرفی پایین و سرعت بالا برای رسیدن به (PDP) پایین طراحی شده است، درحالی که طراحی منطقی همچنان از پیچیدگی کمی برخوردار است. مقایسه کارآیی تکنیک طراحی سلول پایه مقایسه گر موجی با ملاک هایی همچون تعداد ترانزیستور، تاخیر و اتلاف توان در نظر گرفته می شود و مزایای سلول پایه مقایسه گر موجی بر اساس تکنیک GDI در مقایسه با روش CMOS استاندارد نشان داده می شود. نتایج شبیه سازی نشان می دهد که سلول پایه ارایه شده نسبت به سلول پایه طراحی شده با روش CMOS استاندارد توان مصرفی کمتری دارد.

در این مقاله به مطالعهٔ حاصل ضرب ماتریس های دو در دو از دو منظر هندسی و احتمالاتی می پردازیم که در این میان مفهوم رشد نقش کلیدی دارد. با یافتن روابطی بین رفتار ضربی ماتریس ها و ترکیب طولپایی های هندسهٔ هذلولوی‏، اثبات هایی جدید از بعضی از قضیه های کلاسیک ارائه می کنیم.

متن کامل این مقاله به زبان انگلیسی می باشد، لطفا برای مشاهده متن کامل مقاله به بخش انگلیسی مراجعه فرمایید.لطفا برای مشاهده متن کامل این مقاله اینجا را کلیک کنید.

فرض کنید G گراف همبند ساده باشد. شاخص وینر قطبی تعمیم یافته، به صورت تعداد زوج های غیرمرتبی از راس های G تعریف می شود که فاصله شان k باشد. در این مقاله تعدادی فرمول برای محاسبه این شاخص برای حاصل ضرب خارجی و حاصل ضرب تانسوری گراف ها به دست آمده است. متن کامل این مقاله به زبان انگلیسی می باشد، لطفا برای مشاهده متن کامل مقاله به بخش انگلیسی مراجعه فرمایید.لطفا برای مشاهده متن کامل این مقاله اینجا را کلیک کنید.

متن کامل این مقاله به زبان انگلیسی می باشد. لطفا برای مشاهده متن کامل مقاله به بخش انگلیسی مراجعه فرمایید.لطفا برای مشاهده متن کامل این مقاله اینجا را کلیک کنید.